VeriSilicon מרחיבה את משפחת מוצרי ה-DSP שלה עם סדרת ZSP5000 Vision Core הבדוקה להקניית בינה בהתקני הקצה

ארכיטקטורה מדרגית למדי ממוטבת לראייה ממוחשבת ולעומסי עבודה שקשורים בתמונות עם ערכת פקודות ניתנת להרחבה

שנחאי, 25 ביוני 2025, (BUSINESS WIRE):

‏VeriSilicon ‏(688521.SH) הוציאה היום לשוק את סדרת ה-IPs לעיבוד אות דיגיטלי (DSP) מדגם ZSP5000, המבוססת על ארכיטקטורת ה-DSP דור 5 של החברה אשר נוסתה בפועל. משפחת מוצרים זו כוללת תיכנון מדרגי וחסכוני במיוחד בצריכת האנרגיה, והיא מוטבה באופן יסודי לעומסי עבודה עתיקי מחשוב כגון ראייה ממוחשבת ו-AI משובץ. סדרה זו של IP, בשילוב עם העובדה שארכיטקטורה זו ניתנת להגדרה מקיפה מעצם טבעה, תוכל להציע פתרונות מצוינים עם יעילות מחשוב וצריכת אנרגיה, עבור מגוון התקני קצה.

סדרת ה-IP מדגמי ZSP5000 כוללת את ZSP5000, ‏ZSP5000UL, ‏ZSP5000L, ו-ZSP5000H, אשר מספקים ביצועי עיבוד וקטוריים ומדרגיים הנעים בין 32 ל-256 פעולות Multiply-Accumulate ‏(MAC) ב-8 סיביות לכל מחזור עבודה. אם נדרשים ביצועים חזקים יותר, VeriSilicon ZSP5400H מרובה הליבות יכול לשלב מספר ליבות ZSP5000H בארכיטקטורה מרובת אשכולות ובכך למדרג עוד יותר את קיבולת המחשוב.

סדרת ZSP5000 כוללת ערכת פקודות עשירה ואינטואיטיבית הממוטבת לתכנות קל ולכיוון יעיל של הביצועים, ואילו הפקודות הייעודיות של הפלטפורמה מקצרות את זמן הביצוע של משימות לעיבוד תמונה ואותות כגון אריתמטיקת וקטורים סקלרית, ניחות אופקי, תמורות (פרמוטציות), הסטות, חיפושים בטבלאות, הידוקים וממוצעים. המוצר משלב את ממשק מעבד המשנה Zturbo, ומאפשר ללקוחות להוסיף הוראות מותאמות בקלות כמו גם מאיצי חומרה באותו הקו, והיא תואם לממשק התכנות (API) ‏OpenCV תוך הבטחת שילוב חלק במערכות מובילות לראייה ממוחשבת. בנוסף, סדרת ZSP5000 מצוידת בתת מערכת זיכרון מלאה, במנוע DMA לתל ממדי ורב ערוצי, ובתצורה מרובת ליבות ומדרגית תוך תמיכה בפריסה גמישה במגוון רחב של יישומים.

ה-IP מסדרת ZSP5000 תואמים אחורה לסדרת VeriSilicon ZSPNano הסקלארית, והם מטפלים ביעילות בעומסי עבודה מעורבים מסוג MCU ו-DSP. VeriSilicon מציעה גם כלי פיתוח מקיפים מסוג Zview, כולל סביבת פיתוח (IDE) מבוססת Eclipse, סימולטור עם הדמיה מדוייקת של מחזורי עבודה, מהדר אופטימיזציה, מנפה שגיאות, וכן כלי פרופיל, פישוט פיתוח תוכנה ואינטגרציית מערכות.

"האימוץ הנרחב של OpenCV וכן הדרישה ההולכת וגוברת לעומסי עבודה בראייה ממוחשבת, במקביל ל-NPUs במחשוב בינת קצה, הביא אותנו להשיק את ZSP5000—סדרת ה-DSP IP שלנו לדור הבא. המוצר תומך ב-OpenCV API המהווה את הסטנדרט בענף, הוא מאפשר התממשקות מפושטת עם NPUs באמצעות ממשק FLEXA שלנו, והוא משלב יכולות משולבות לעיבוד שמע ביישומים רב מודליים", אמר וויג'ין דאי, מנהל אסטרטגיה בכיר, סגן נשיא ביצועי ומנהל כללי של חטיבת ה-IP ב-VeriSilicon. "יעילות בצריכת אנרגיה היא המפתח כשמדובר בהתקני קצה, וה-IP מסדרת ZSP5000 תוכננו עם ארכיטקטורה ממוטבת לגישה אל הזיכרון אשר ממזערת את צריכת ההספק של המעבד. המוצר כולל גם את ZTurbo, מנגנון להרחבת סדרת ההוראות המותאמות אשר תוכנן ליישומים ייעודיים ומאפשר מיטוב נוסף של צריכת ההספק והביצועים באמצעות שילוב חלק של מאיצי חומרה. הלקוחות הגדולים שלנו כבר ממנפים את היכולות הללו ומגיעים להתקדמות משמעותית מבחינת צריכת הספק וביצועים".

אודות VeriSilicon

VeriSilicon מחויבת לספק ללקוחות שירותי סיליקון מותאמים, כוללים, מקיפים ומבוססי פלטפורמה, כמו גם שירותי רישוי IP למוליכים למחצה תוך מינוף ה-IP הפנימי של החברה עבור מוליכים למחצה. לפרטים נוספים, ניתן לבקר בכתובת: www.verisilicon.com.

למידע נוסף - מדיה

[email protected]

מקור: VeriSilicon

תוכן הודעה זו בשפת המקור, הוא הגרסה הרשמית והמהימנה היחידה של מסמך זה. התרגומים הם למטרות נוחות בלבד ויש להצליבם עם המסמך בשפת המקור, שהוא הגרסה היחידה של טקסט זה שהוא בעל תוקף משפטי.

*** הידיעה מופצת בעולם על ידי חברת התקשורת הבינלאומית Business Wire